三星電子波士頓量子設計實驗室啟動 整合半導體製程切入量子運算 美國擴張 R&D 拼圖完成

事件摘要

DIGITIMES 10/5 報導指出，三星電子（Samsung Electronics）已於美國麻州波士頓地區設立 Quantum Design Lab（量子設計實驗室），並正式啟動量子設計工程師招募流程，標誌三星在量子運算硬體布局上從「研發儲備」進入「實際建置」的新階段。三星半導體事業部官方網站 US R&D Labs 頁面同步更新波士頓據點資訊，強調該實驗室將與位於南韓水原的 SAIT（Samsung Advanced Institute of Technology，三星高等技術研究院）半導體製程研究單位緊密合作，將三星在記憶體、邏輯製程、3D 堆疊、cryogenic（低溫）控制晶片等領域的半導體優勢導入量子運算硬體設計，目標是在 2027~2028 年推出整合量子控制晶片（cryo-CMOS）與超導量子位元（qubit）的異質整合（heterogeneous integration）方案，挑戰 IBM、Google、Intel、IonQ 等美系量子運算領導業者。

三星量子布局的技術脈絡：從 SAIT 到波士頓的八年布局

thelec 與 SamMobile 同步整理三星量子運算布局的時間軸，揭示這是長達八年的長期戰略：2018 年 SAIT 成立 Quantum Technology Lab，正式啟動量子運算研究；2019 年與美國 Argonne National Laboratory 合作開發量子模擬演算法；2020 年發表業界首顆整合 cryo-CMOS 控制晶片與 qubit 的異質晶片（chip-let 架構）；2022 年印度三星半導體研究所設立 Quantum Technology Lab，聚焦 cryogenic 控制晶片與單光子源、偵測器整合；2024 年 SAIT 揭露「3D 堆疊記憶體 + 量子晶片」概念，目標解決量子位元規模化瓶頸；2026 年 4 月 SAIT Global Research Outreach（GRO）2026 計畫啟動，量子運算列為六大主題之一、提供最高 15 萬美元研究補助；2026 年 10 月波士頓 Quantum Design Lab 啟動。Samsung GRO 2026 官方 LinkedIn 公告指出，2026 GRO 共有 6 大研究主題：AI 運算、半導體、光子、電池、綠能、量子通訊，每項最高補助 15 萬美元、計畫期 12 個月，目標是「shape next-gen technologies」；量子運算雖然僅占六分之一，但已是 GRO 連續三年列入的核心主題。

波士頓實驗室的角色：異質整合與設計工程

DIGITIMES 與 thelec 同步分析波士頓實驗室的定位差異：SAIT 主要負責量子演算法、量子材料、量子通訊、量子機器學習等基礎研究；波士頓實驗室則專注「設計工程化」與「異質整合」——將 SAIT 開發的 cryo-CMOS 控制晶片、超導 qubit、低溫電子學、單光子偵測器等元件，整合到一個可商業化的量子運算模組，目標客戶為美國量子運算公司（IBM、Google、IonQ、Quantinuum、QuEra、Atom Computing、PsiQuantum）、美國國家實驗室（Argonne、Brookhaven、Los Alamos、Oak Ridge）、美國國防部（DOD）、NASA 等。SammyFans 與 Reuters 同步指出，波士頓是美國量子運算生態最密集的都會區，距離 MIT、Harvard、MIT Lincoln Lab、BBN Technologies 等頂尖學術與國防研究機構車程 1 小時內，且與 IBM Q Network（IBM 量子運算夥伴網絡）的 Cambridge 總部僅 15 分鐘車程，招募量子工程師與合作研究的便利性遠優於三星既有據點的矽谷 Austin 與 San Jose。NIST（美國國家標準暨技術研究院）2026 年 5 月公告指出，美國商務部已與 9 家量子運算公司簽署 20 億美元意向書（Letter of Intent），包括 GlobalFoundries（3.75 億美元設立 secure domestic quantum foundry）、IBM、Quantinuum、Atom Computing、IonQ、QuEra、Microsoft、PsiQuantum、Quantum Computing Inc.，三星雖然未在首批 9 家之列，但透過波士頓實驗室可望切入美國量子供應鏈的次級供應商角色。

對半導體製程的影響：cryo-CMOS、3D 堆疊、單光子整合

thelec 與 DIGITIMES 同步分析三星將半導體製程導入量子運算的三項關鍵優勢：第一，cryo-CMOS 控制晶片——傳統量子電腦需要在 0.01 K（接近絕對零度）的極低溫環境運作，傳統控制晶片在室溫下運作、需用大量低溫線材（cryogenic cabling）連接，線材佔整體系統成本 30%、且是量子位元規模化的最大瓶頸；三星可利用其 5nm/4nm CMOS 製程，開發在 4K 溫度下仍能運作的控制晶片（cryo-CMOS），將線材數量從數百條壓縮至晶片內部的金屬互連，大幅降低系統成本 50-70%。第二，3D 堆疊記憶體——三星 HBM 與 3D NAND 的 3D 堆疊製程可應用於量子晶片，將多層 qubit 陣列垂直堆疊，解決量子位元規模化的二維布局瓶頸；三星 SAIT 2024 年已發表概念驗證（PoC），將 4 層超導 qubit 與 1 層控制晶片垂直堆疊，單一模組整合 256 個 qubit。第三，單光子源與偵測器——三星半導體印度研究所已開發 Si/Ge 單光子源與 InGaAs 單光子偵測器，可與 cryo-CMOS 整合在單一晶片上，形成「all-in-one」量子運算單元。LinkedIn GRO 公告與 SamMobile 同步指出，這三項技術若能在 2027~2028 年整合為可商業化產品，三星將成為全球第一家以「記憶體/邏輯製程廠」身份切入量子運算硬體的業者，挑戰 Intel（Intel Tunnel Falls）、Diraq、SQC、Quantum Motion、Equal1、Quobly、Photonic、Groove 等「矽自旋量子」（silicon spin quantum computing）新創公司。

對全球量子運算版圖的意涵與後續觀察重點

TechCrunch 與 Reuters 同步分析三星波士頓實驗室對全球量子運算版圖的意涵：短期內（2026-2027），三星將以「次級供應商」角色切入美國量子運算生態，cryo-CMOS、單光子偵測器、3D 堆疊量子晶片等元件供應給 IBM、Google、IonQ、Quantinuum、PsiQuantum 等系統廠；中期（2027-2028），三星可能與韓國政府、KAIST（韓國科學技術院）、首爾大學合作開發韓國自有量子運算系統，挑戰 IBM Quantum System Two 與 Google Sycamore；長期（2028-2030），三星若能成功整合半導體製程與量子運算硬體，將成為「量子運算時代的台積電」，在量子代工（quantum foundry）市場佔據關鍵地位。DIGITIMES 引述業內人士指出，三星波士頓實驗室是「三星美國 R&D 拼圖的最後一塊」——既有矽谷 Austin（DRAM 設計）、San Jose（邏輯設計）、San Diego（行動 SoC）、Boston（量子運算）四大據點，2026 年底前完成拼圖。SamMobile 進一步指出，三星電子 DX 部門與 DS 部門已於 10/3 內部公告波士頓實驗室建置進度，預期 2026 Q4 完成首批 15-20 位量子工程師招募，2027 H1 開始產出首批 cryo-CMOS 樣品。後續四大觀察重點：(1) 2026 Q4 三星波士頓是否宣布首批合作對象（MIT、Harvard、IBM、IonQ 等）、(2) 2027 H1 是否發表業界首顆 4K cryo-CMOS 控制晶片樣品、(3) 2027 H2 是否推出整合 256 個 qubit 與 cryo-CMOS 的量子運算模組參考設計、(4) 2028 年是否取得美國國防部或 NASA 量子採購合約。一旦波士頓實驗室於 2027~2028 年成功產出可商業化量子元件，三星將在量子運算時代的硬體供應鏈佔據與今日 HBM 等量級的戰略地位。