三星 2 奈米良率卡在 55% 高通輝達觀望 台積電拉開差距

良率瓶頸：55% 與當初承諾的 70% 有明顯落差

三星電子於 4 月初舉行的內部技術說明會中，揭露 2 奈米 GAA 製程最新良率仍維持在 50% 至 55% 區間，距離 2025 年對外承諾的量產良率 70% 目標有明顯落差。三星 DS 部門指出，瓶頸主要來自 GAA 結構的閘極蝕刻均勻性，以及用於 backside power delivery network 的鍍膜製程良率偏低，目前正透過 EUV 曝光參數優化與蝕刻氣體配方改良尋求突破。

客戶觀望：高通與輝達尚未下單

面對良率改善緩慢，Qualcomm 與 NVIDIA 兩大客戶對三星 2 奈米採取觀望態度。Qualcomm 原訂於 2026 下半年推出的 Snapdragon 8 Gen 5 旗艦晶片，最終確定全部委由台積電 2 奈米（N2P）代工；NVIDIA 的次世代 Rubin 中階版本則尚未敲定是否採用三星，內部評估仍以台積電為首選。業界人士指出，三星 2 奈米若無法在 2026 年底前將良率推升至 65% 以上，恐將錯失 AI 加速器世代的關鍵訂單。

台積電拉開差距：2 奈米與 A16 同步推進

相對之下，台積電的 2 奈米（N2）製程已於 2025 年下半年量產，良率達 80% 以上，並在 2026 上半年順利放量。更先進的 A16（1.6 奈米級）製程則預定 2026 下半年進入風險性試產。DIGITIMES Research 統計，台積電 2 奈米於 2026 全年營收佔比可望達到 12%，對比三星僅 4%，雙方在先進製程的差距已從兩年前的一個節點擴大到兩個節點以上。

三星的求生策略：聚焦成熟製程與記憶體

在先進製程承壓之際，三星電子已將策略重心轉向 4 奈米與 8 奈米成熟節點，並透過記憶體與邏輯晶片的異質整合（3D HBM 與 HBM4）尋求突破。三星於 4 月宣布將 HBM4 量產時程提前至 2026 第三季，並已通過 NVIDIA 的初步認證，成為對抗台積電邏輯製程弱勢的關鍵籌碼。

結論：先進製程戰場已是台積電獨大格局

綜合來看，三星 2 奈米良率瓶頸短期內難以突破，加上客戶端觀望態度明確，2026 年先進製程市場已實質進入台積電獨大格局。對三星而言，唯有透過記憶體與異質整合另闢蹊徑，並在 2 奈米之後的 1.4 奈米節點重整旗鼓，才有機會在 2028 年後重新爭取客戶回流。

三星半導體部門內部改革：聚焦高毛利記憶體與代工

面對 2 奈米製程承壓，三星電子半導體部門（DS）已於 4 月宣布一系列內部改革措施。具體包括：(1) 將部分 4 奈米產能轉為 HBM 與 3D NAND 封裝使用，提升高毛利記憶體業務比重；(2) 投資 5 兆韓元升級華城廠與平澤廠的 EUV 曝光機；(3) 重整組織，將 2 奈米研發團隊與 3 奈米團隊合併，加速技術共享。三星 DS 部門負責人強調，這次改革將在 18 個月內看到成效。

三星電子同時也在與歐洲車用半導體大廠 STMicroelectronics 接觸，希望藉由授權部分 4 奈米製程技術換取車用 MCU 訂單；若合作順利，2027 年起三星每年可望新增 12 至 15 億美元的車用半導體營收，有助於分散 2 奈米良率風險，並強化其與歐洲車廠的供應鏈關係。

晶圓代工市場與先進製程展望

台積電在先進製程的領先地位持續擴大，3 奈米與 5 奈米製程產能利用率維持高檔，2 奈米製程更已進入風險試產階段。法人普遍預期，2026 年下半年 3 奈米月產能將從目前 12 萬片提升至 18 萬片，2 奈米 2027 年量產時程不變。在 CoWoS 與先進封裝端，台積電持續擴大與日月光、Amkor 等封測廠的協同合作，以滿足 NVIDIA、AMD、聯發科、Google 等客戶在 AI 加速器與 HPC 晶片的封裝需求。整體而言，台灣在晶圓代工價值鏈的市佔率與議價能力仍將穩居全球第一，並對相關設備、材料、廠務工程業者帶來穩定的訂單挹注。

供應鏈連動與投資脈絡

隨著台積電資本支出持續上修，供應鏈中的關鍵廠商也同步進入擴產週期。極紫外光（EUV）相關設備商 ASML 對台灣出貨佔比逐年提升，國內廠商如帆宣、漢唐、辛耘、瑞耘、京鼎等在廠務工程與零組件供應端的角色日益吃重；矽晶圓端的環球晶、台勝科、合晶，以及光罩、光阻、研磨液等特用化學品供應商，也將受惠於晶圓代工廠產能利用率維持高檔所帶動的採購增加。在終端應用面，AI 加速器、HPC、智慧型手機 AP、IoT 與車用電子仍是推動先進製程需求的主要動能，法人看好台灣半導體供應鏈 2026 全年營收與獲利年增率將持續優於全球同業平均。