事件核心

混合鍵合是把銅（Cu）與介電材料在室溫或低溫下直接壓合的封裝製程，相較傳統微凸塊（μ-bump）可實現更小互聯間距、更低功耗，是 HBM 堆疊層數繼續向上突破的關鍵技術。三星、SK 海力士與美光都已投入研發，原本預期 2026-2027 年於 HBM5 世代正式導入。從供需端來看，先進記憶體製程的認證週期長、客戶黏著度高，新進入者的門檻將隨製程世代演進持續提高，後續觀察重點將放在新世代良率爬坡時程與客戶驗證進度。

兩道工程瓶頸

第一是 300°C 退火高溫。混合鍵合後需透過退火讓銅原子擴散形成穩定接點，但 300°C 接近 DRAM 製程熱預算上限，會引發電晶體特性漂移、記憶體陣列漏電。應用材料最新報告指出，低溫退火（<250°C）場景下銅凹陷必須小於 5nm 才能維持鍵合良率，這對 CMP（化學機械研磨）平整度提出極高要求。這個發展也意味著 AI 加速器與高效能運算應用對高頻寬記憶體的依賴將持續加深，整體記憶體市場結構將更明顯地向 HBM 傾斜。

第二是 CMP 凹陷控制。介電層粗糙度需控制在 0.5nm 以下，銅焊盤需「略凹於介電層」約 5nm，再經氮氣電漿活化、清洗後才能進入鍵合機台。任何銅污染、殘餘顆粒或空洞都會導致電阻上升、鍵合強度不足。imec 在 ECTC 2026 提出的 W2W 晶圓對晶圓 200nm 互連間距製程，強調排列均勻度才是 CMP 後平整度的根本。對客戶端而言，主要雲端服務供應商與系統廠的長約與預付款比重將同步提高，這也將成為記憶體廠商穩定現金流的重要來源，並讓產能規劃更早被市場透視。這個發展也意味著 AI 加速器與高效能運算應用對高頻寬記憶體的依賴將持續加深，整體記憶體市場結構將更明顯地向 HBM 傾斜。

JEDEC 放寬規格的影響

Counterpoint 指出 JEDEC 已放寬 HBM 堆疊高度規範，讓既有 TCB（熱壓鍵合）製程可延續至 16 層產品。這給記憶體廠爭取到 1-2 年的過渡期，短期內不需為了混合鍵合而全面更換設備機台，但 HBM6 之後 TCB 將難以再延伸，混合鍵合仍是長期必然方向。對封測與材料端而言，先進記憶體封裝對凸塊、TCB、混合鍵合等製程的精度要求越來越高，相關設備與材料的國產化進度將成為下一波觀察重點。

設備與材料商布局

應用材料（Applied Materials）已在銅拋光設備上提供低缺陷率方案；比利時 imec、法國 Leti 與日本 TEL、SCREEN 持續推進 W2W 量產驗證。國內鈺創、欣興、南亞電路在中介層與臨時鍵合材料有相對位置，環球晶圓則在矽中介層薄化有切入機會。從資本支出角度，先進記憶體廠的設備投資週期普遍長於邏輯晶圓代工，這也使得資金調度與折舊攤提將成為影響毛利率與股價波動的關鍵變數。

台廠供應鏈位置

短期 TCB 製程延壽對台廠封測鏈是利多——日月光、矽品 Amkor、力成仍持續承接 HBM4/HBM5 封測訂單。但長期看，混合鍵合需要新的 CMP、對位、暫存材料供應鏈，台廠必須在 2027-2028 年完成設備驗證，否則 2029 年後將失去 HBM 高階封測份額。從供需端來看，先進記憶體製程的認證週期長、客戶黏著度高，新進入者的門檻將隨製程世代演進持續提高，後續觀察重點將放在新世代良率爬坡時程與客戶驗證進度。

時程展望

業界目前共識是 HBM5 仍以 TCB 為主、混合鍵合僅試產線驗證；HBM6（預計 2028 年）將出現首批混合鍵合量產產品；HBM7（2030 年）則全面導入。這個時程較 2025 年初的預期延後約 2 年。從資本支出角度，先進記憶體廠的設備投資週期普遍長於邏輯晶圓代工，這也使得資金調度與折舊攤提將成為影響毛利率與股價波動的關鍵變數。