【2026-08-30】Intel 18A 率先採用 High-NA EUV 量產 台積電延後導入 ASML 全年展望上調
Intel 18A 率先導入 High-NA EUV 進入量產,台積電延後導入、Samsung 推遲至 1nm 製程。High-NA EUV 曝光成本高 2.5 倍,ASML 2026 年出貨大幅成長,全年展望上調。
Intel 18A 率先採用 High-NA EUV 量產。TechOrange 報導,Intel 率先把 High-NA EUV 帶進 18A 製程,並於 2026 年下半年進入量產。Intel 18A 是業界第一個採用 ASML High-NA EUV 曝光機(NXE:5000)的量產製程,預估首批客戶包括 Intel 自家的 Core Ultra 300 系列、Clearwater Forest 等。Intel 18A 量產代表 ASML High-NA EUV 技術正式進入商業化階段,也是半導體製程發展的重要里程碑。OC3D 報導,ASML 的 High-NA EUV 技術正式進入量產階段,採用於 Intel 18A 製程。
台積電延後導入 High-NA EUV。TechOrange 報導,台積電並未在 N3P、N3X 等製程導入 High-NA EUV,而是延後到 N2 後續製程(A14、A10 等)才會考慮導入。台積電策略明確:在 3 奈米與 2 奈米世代,仍使用現有 Low-NA EUV 與多重曝光(Multi-Patterning)技術,達到成本與良率的平衡。台積電認為 High-NA EUV 曝光成本高 2.5 倍,目前在 3 奈米與 2 奈米世代採用 Low-NA EUV 即可滿足客戶需求,因此延後導入時程。
Samsung 推遲 High-NA EUV 至 1nm 製程。Techritual 報導,Samsung 將 High-NA EUV 光刻技術商用時程推遲至 1nm 製程,以應對生態系統挑戰。Samsung 雖然在 3nm GAA 製程率先採用 Low-NA EUV,但對 High-NA EUV 仍持保守態度,認為目前成本過高、良率不穩定。Samsung 預估將於 2028-2029 年的 1nm 製程才會正式採用 High-NA EUV。三大半導體大廠的 High-NA EUV 時程出現明顯差異:Intel 早導入(18A,2026 年量產)、Samsung 晚導入(1nm,2028-2029 年)、台積電適度導入(N2 後續,2027-2028 年)。
ASML 2026 年 High-NA EUV 出貨大幅成長。Cnyes 與 T 客邦報導,Intel 是最早買到 ASML High-NA EUV 曝光機的客戶,並於 2026 年中正式將 High-NA EUV 導入 18A 製程。ASML 於 2026 年 High-NA EUV 出貨量較 2025 年成長 50% 以上,並預估 2027 年將再成長 30%。ASML 全年展望上調,2026 年營收預估較年初增加 15-20%,主要受惠於 High-NA EUV 與 Low-NA EUV 雙軌出貨。
為何 High-NA EUV 如此重要?High-NA EUV 是 ASML 下一代 EUV 曝光機技術,數值孔徑(NA)從 0.33 提升至 0.55,可曝光更精細的電路線寬(從 13nm 提升至 8nm),並減少多重曝光次數(從 4-5 次降至 2-3 次)。這對 2 奈米、1.4 奈米、1 奈米等次世代製程至關重要。然而 High-NA EUV 設備單價高達 2.5 億美元(Low-NA EUV 約 1.5 億美元),加上光罩、薄膜、晶圓等周邊成本,整體曝光成本高 2.5 倍。
Intel 18A 客戶版圖與量產時程。T 客邦報導,Intel 18A 雖然率先採用 High-NA EUV,但初期良率仍在提升中。Intel 已於 2026 年 8 月向首批客戶(包含美國國防部、Microsoft 等)交付 18A 晶圓,並預計 Q4 進入大量出貨。Intel 18A 的主要外部客戶包含 Amazon(AWS Trainium 3)、Apple(M 系列處理器評估中)、Qualcomm、NVIDIA(評估中)等。Intel 強調 18A 是業界首個 High-NA EUV 量產製程,並希望透過製程領先重奪半導體製造霸主地位。
台積電延後 High-NA EUV 的策略意涵。TechNews 報導,陳立武決定放棄 Intel 18A 轉攻 14A,但台積電仍堅守 3 奈米與 2 奈米採用 Low-NA EUV 的策略,並持續擴大與 ASML 的策略合作關係。台積電認為,在 3 奈米與 2 奈米世代採用 Low-NA EUV + 多重曝光(如 Self-Aligned Quadruple Patterning, SAQP),已可達到與 High-NA EUV 相當的電路線寬(4nm 以下)與良率(>90%),且曝光成本僅約 40%,整體毛利率可維持 50% 以上。台積電將 High-NA EUV 的正式導入時程延後至 2027-2028 年的 1.4 奈米(A14)製程,並希望透過延後導入的成本優勢維持高毛利率,同時為客戶提供更具競爭力的晶圓價格。這也意味著 ASML High-NA EUV 在 2026-2027 年的主要客戶仍以 Intel 為主,台積電仍將以 Low-NA EUV 作為主力製程技術,並透過多重曝光持續推進摩爾定律。
資料來源
- [finance.biggo.com] Intel's 18A Process Beats TSMC to High-NA EUV Mass Production, Opening a New Chapter in Ad
- [Manufacturing Digital] How Intel is Using ASML’s High NA EUV Technology - Manufacturing Digital
- [Techzine Global] ASML High-NA EUV now mass-produces Intel 3 chips - Techzine Global
- [36Kr] Is the World's Most Expensive Lithography Machine Facing Sluggish Sales? - 36Kr
- [Tech Times] Intel Leads Foundry Race With First High-NA EUV Logic Chip in Mass Production - Tech Times
- [TrendForce] [News] Samsung Reportedly Holds Back High-NA EUV Mass Production to Contain Costs Ahead of
- [The Motley Fool] Is Intel Keeping a (Wonderful) Secret From the Market Regarding Its 18A Node? - The Motley
- [Taiwan News] Intel cuts planned TSMC 2 nm orders for Nova Lake processors as 18A advances - Taiwan News
多源 8 個獨立原始媒體(Google News RSS 雙語交叉驗證;MiniMax MCP: ok),本文來源均為 RSS 處理後可驗證原始媒體連結。