Chosun Ilbo 9 月 9 日報導指出，CXMT 的 HBM3 試產良率僅約 25%，等於每 100 顆晶片中約 75 顆無法通過最終品質測試。DIGITIMES 同日同步報導（標題：CXMT's HBM3 yield reportedly stalls at 25% as TSV and stacking challenges expose China's AI memory gap），點出 TSV 蝕刻與 12 層以上堆疊對位精度的良率瓶頸，是 CXMT 跨入 HBM3 量產的最困難關卡。

wccftech 引述內部測試報告指出，CXMT 的 8 層 HBM3 在 TSV 良率上卡在 70% 左右，意即每打 10 顆晶圓約有 3 顆因 TSV 對位失敗而報廢；堆疊 8 層後整體良率再降至 25-30%，意即每 100 顆完成堆疊的晶粒中只有 25-30 顆能通過最終訊號完整性測試。對比之下，SK 海力士的 HBM3 良率已達 70-75%、HBM3E 更達 80%，三星 HBM3 良率約 65%，CXMT 落後韓廠至少 3-5 年。

TechPowerUp 分析指出，CXMT 良率瓶頸並非單純製程問題，而是 HBM 整個生態系的技術門檻。HBM 需要三大關鍵能力：(1) 先進 DRAM 製程（1z/1a/1b/1c 奈米）對應高密度記憶體陣列；(2) TSV 蝕刻與填銅製程對應垂直訊號傳輸；(3) 與邏輯晶片（如 NVIDIA GPU）的 CoWoS 異質封裝整合。三者中 CXMT 已有第一項，但在 TSV 與封裝整合上明顯落後，尤其 TSV 的對位精度需控制在 ±0.5μm 以內，這對設備校正與製程穩定性要求極高。

SemiAnalysis 報告（China's CXMT Is Set to Challenge DRAM Incumbents）指出，CXMT 在 DDR5 與 LPDDR5 等傳統 DRAM 領域已具備挑戰三星、SK 海力士、美光的實力，預估 2026 年底 CXMT 全球 DRAM 產能將達每月 35 萬片晶圓（約 Micron 的 91%），但 HBM 是另一個層級的戰場。HBM 不只要求高密度記憶體，還需要客戶認證（NVIDIA、AMD、AWS 等的設計驗證），這個認證週期通常長達 18-24 個月。即便 CXMT 在 2027 年改善 HBM3 良率至 50%，從客戶認證到放量出貨仍需等到 2028 年下半年。

對中國 AI 加速器供應鏈而言，CXMT 良率瓶頸意味著短期內中國 AI 晶片廠商（如華為昇騰、寒武紀、海光、摩爾線程、MetaX、燧原、壁仞）仍須依賴南韓 SK 海力士與三星的 HBM 出口。然而美國 2024 年 10 月已擴大對中國 HBM 出口管制，2025 年 12 月再升級，SK 海力士與三星的 HBM 對中國客戶出貨受到嚴格審查。中國 AI 晶片廠商正面臨「想要的高端 HBM 買不到，自家 CXMT 又產不出來」的雙重夾擊。

總結：CXMT HBM3 良率 25% 是中國半導體自主可控路線圖上的關鍵瓶頸。短期看（2026-2027），中國 AI 加速器廠商仍將處於「HBM 受限」狀態，華為昇騰、寒武紀等旗艦 AI 晶片的放量速度將被記憶體供應鏈壓抑；中期看（2028-2030），CXMT 若能透過中芯國際或本土設備廠取得足夠 TSV 設備產能並改善良率，仍有機會在中國內需市場建立自有 HBM 供應鏈。這場 HBM 之戰的結局，將決定中國 AI 晶片能否真正擺脫美國制裁的關鍵節點。

從全球 HBM 供應鏈格局觀察，SK 海力士、三星、美光三強鼎立的局面短期內難以撼動。SK 海力士憑藉 HBM3 與 HBM3E 的先發優勢，已成為 NVIDIA H100/B100/B200 的主要供應商，市佔率約 53%；三星以 HBM3 與 HBM3E 雙線並進，市佔率約 38%；美光則在 2025 年才正式量產 HBM3E，市佔率約 9%。CXMT 即使在 2028 年成功將良率提升至 50%，在製程節點、客戶認證、產能規模上都難以與三強競爭。業內專家普遍預期，中國 HBM 自主化要看到實質突破，至少要到 2030 年以後。